(19)日本国特許庁(JP)

(12)公開特許公報 (A) (11)特許出願公開番号

特開平5-233426

(43)公開日 平成5年(1993)9月10日

(51)Int. C1.5 G 0 6 F	12/02 3/08	識別記号 5 1 0 C	庁内整理番号 8841-5B 7165-5B	FΙ				技術表示箇所
G 1 1 C	16/06							
			9191-5 L	G 1 1 C	17/00	309	Α	
審査請求 未請求 請求項の数7				(全4頁)				
(21)出願番号	特區	頁平4-33398		(71)出願人		5223 i株式会社		
(22)出願日	平成4年(1992)2月20日						中原区上	小田中1015番地
				(72)発明者	72)発明者 伊藤 裕之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内			
				(72)発明者	神奈川			小田中1015番地
				(74)代理人	弁理士	: 山谷 田	告榮	
				1				


(54) 【発明の名称】 フラッシュ・メモリ使用方法

(57)【要約】

【目的】 本発明は、フラッシュ・メモリ使用方法に係 り、特にデータの更新書込みを高速に行うことができる ようにしたものである。

【構成】 フラッシュ・メモリを複数のセクタで区切 り、各セクタに論理アドレス部分と、消去管理表示部分 と、データ部分を設け、論理アドレスによりセクタを検 索する。そして更新するとき、該セクタの消去管理表示 部分の消去可能フラグをオンにし、空きセクタにその論 理アドレスを付加し、更新データを記入する。

本発明 n原理 図



1

【特許請求の範囲】

【請求項1】 フラッシュ・メモリを複数のセクタで区 切り、各セクタに論理アドレス部分と、消去管理表示部 分と、データ部分を設け、論理アドレスによりセクタを 検索することを特徴とするフラッシュ・メモリ使用方

【請求項2】 前記セクタに誤り検出データを付加する ことを特徴とする請求項1記載のフラッシュ・メモリ使 用方法。

【請求項3】 前記消去管理表示部分には、そのセクタ 10 のデータ部分が有効のとき初期状態を保持し、データ部 分が無効のとき初期状態とは異なる状態に変換してその 無効を表示する消去可能フラグを設けたことを特徴とす る請求項1記載のフラッシュ・メモリ使用方法。

【請求項4】 前記消去管理表示部分には前記消去可能 フラグが複数設けられていることを特徴とする請求項1 記載のフラッシュ・メモリ使用方法。

【請求項5】 前記消去管理表示部分には、そのセクタ が不良セクタか否かを示す不良セクタフラグを設けたこ とを特徴とする請求項1記載のフラッシュ・メモリ使用 20 方法。

【請求項6】 前記消去管理表示部分には前記不良セク タフラグが複数設けられていることを特徴とする請求項 1記載のフラッシュ・メモリ使用方法。

【請求項7】 プロセッサに空セクタ管理手段を設け、 更新要求に対してこの空セクタ管理手段に記入されたセ クタにもとづき更新先を定めるようにしたことを特徴と するフラッシュ・メモリ使用方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はフラッシュ(FLAS H) メモリ使用方法に係り、特にデータの更新書込みを 高速に行うことができるようにしたものである。

[0002]

【従来の技術】データ処理装置において、ファイルとし ては磁気ディスクやフロッピィ・ディスクのようなディ スク類が主に使用されている。しかし、これらのディス クは機構的な部分で構成されているために重く、しかも 消費電力が大きい等の問題がある。

【0003】従って、このようなディスク類に代わる大 40 容量の記憶装置としてはDRAMやSRAMのような揮 発性の半導体メモリの使用が考えられるが、DRAMや SRAMはリチウム電池の如きバックアップ電源が必要 である。それ故、最近開発された、バックアップ電源が 不要で、しかもDRAMやSRAMより安価なフラッシ ユ・メモリの使用が考えられる。

[0004]

【発明が解決しようとする課題】ところでフラッシュ・ メモリは、不揮発性であり、しかも電気的に曹換え可能 なメモリであり、しかも安価ではあるが、次のような問 50 理部11は初期状態にしておく。そして論理アドレス部

題点を持っている。

【0005】①一旦データを消去してからでないとデー 夕の記入ができないが、消去単位としてはバイト単位は 不可能であり、数10キロバイト~数百キロバイト単位 の如き大きなブロック単位か、チップ単位である。

2

【0006】②そのため、物理アドレス空間における任 意番地のデータを書き換えることは不可能であり、書き 換えるためには前記♥で説明した消去単位毎にどこかに 一旦退避させた後にこれを消去し、消去したくないデー 夕を退避先から書き込み、それから新しく書き込みした い部分を記入する必要がある。

【0007】③このような作業を必要とするため、リー ド速度に比較して、ライト速度あるいは消去速度は非常 に時間がかかり、しかも前記Oで説明の如く、消去単位 が大きいため、その書き換え作業は膨大な時間を必要と するので、大量なデータを取り扱うデータベースの如き 場合には、データの書き換えは実質的に不可能な作業で

【0008】従って、いままでのDRAMやSRAMと 同様に、あるいはハードディスクと同様なアドレスにも とづくアクセス手段ではその書き換えができないので、 実質的に使用できない。しかしながら、安価であると か、バックアップ電源が不要であるとか、メリットもあ るのでこれを使いこなすことが要求されている。

[0009]

【課題を解決するための手段】このために、本発明で は、図1に示す如く、フラッシュ・メモリをセクタ00 ~0nで管理するとともに、セクタ02について代表的 に例示するように、各セクタに論理アドレス部10、消 30 去管理部11、データ部12、誤り検出データ部13を 設ける。

【0010】そしてセクタにはセクタ毎にセクタアドレ ス(論理アドレス)を持たせることにより、データのア クセスを物理アドレスではなく、セクタアドレスで行う ようにする。また書き換え命令が伝達された場合、該当 するセクタの消去管理部11の消去管理ビットをオンに してそのセクタのデータ部が無効になったことを示すと ともに、フラッシュ・メモリの空きセクタに新しく書き 換えるデータを記入して、その論理アドレスを、無効に した前記セクタの論理アドレスと同一に設定する。

[0011]

【作用】フラッシュ・メモリはデータが記入されている 領域を、アドレスを指定して別のデータに書き換えるこ とはできないが、初期状態にある領域については、アド レスを指定してデータを記入することはできる。本発明 はこのフラッシュ・メモリの特性を効果的に利用して、 セクタ単位で実質的にデータの書き換えが行われたとき と同様の効果を得るものである。

【0012】各セクタにデータを記入するとき、消去管

10には論理アドレスを記入し、データ部12には、そ の論理アドレスに記憶すべきデータを記入し、誤り検出 データ部13にはCRCの如き誤り検出データを記入 し、例えば1ビットエラー訂正、2ビットエラー検出可 能とする。

【0013】いま、図1において、セクタ02のデータ を書き換える場合、その空きセクタがセクタ0n-1よ り始まる場合、セクタ02の消去管理部11に消去管理 ピットをオンにする。これは初期状態と反対のデータを 記入することにより行われる。そしてセクタ0n-1の 10 論理アドレス部10にセクタ02の論理アドレスと同一 の論理アドレスを記入し、データ部12に新しいデータ を記入し、誤り検出データ部13にはこれらに応じた誤 り訂正・検出用のデータを記入する。これらの場合、セ クタ02の消去管理部及びセクタ0n-1の論理アドレ ス部、データ部、誤り検出データ部はいずれも初期状態 にあるので、これらの書き込みはその領域のみに限定し て、しかも高速に行うことができる。

【0014】そして実際にこの論理アドレス領域からデ ータを読み出すとき、各セクタの論理アドレス部を順次 20 スキャンして、初めにセクタ02の論理アドレス部にお いてアクセス先を検知するが、そのとき消去管理部11 には消去管理ビットがオンになっていることを検知して セクタ02が消去されていることを認識し、さらに論理 アドレス部のアクセスを続行する。そしてセクタ0n-1よりアクセス先の論理アドレスを検出し、そのデータ 部より必要とするデータを得る。

【0015】このようにして、実際にデータの書き換え や消去を行うことなく、データを書き換えた状態として 使用することができる。

[0016]

【実施例】本発明の一実施例を図2及び図3にもとづ き、図1を参照して説明する。図2は本発明を実施する ためのハードブロックの1例であり、図3は本発明のフ ラッシュ・メモリの使用状態説明図である。

【0017】図2において、1はマイクロプロセッサ、 2はフラッシュ・メモリ、3は入出力装置である。マイ クロプロセッサ1はフラッシュ・メモリ2に対してアク セス制御を行うものであり、フラッシュ・メモリ2の空 きセクタを管理する空きセクタ管理部4を具備する。 【0018】フラッシュ・メモリ2は、例えば後述する

図3に示す如く構成されている。また入出力装置3は、 フラッシュ・メモリ2に記憶すべきデータを入力した り、フラッシュ・メモリ2より必要とするデータを読み 出すものである。

【0019】フラッシュ・メモリ2は、例えば図3 (A) に示す如く、セクタ 0 0 ~ 0 n よりなるブロック B0、セクタ10~1nよりなるブロックB1・・・セ クタm0~mnよりなるブロックBmで構成されてい る。

【0020】ここで、1ブロックは消去単位を示し、各 ブロックを構成するセクタは適宜サイズで構成される。 そして各セクタは、前記の如く論理アドレス部10、消 去管理部11、データ部12、誤り検出データ部13等 で構成される。そしてデータ部12は、例えばフラッシ ュ・メモリがファイルとして使用されるとき、このファ イル用のデータつまりメモリとして記憶すべきデータが これに記入される。

【0021】そして、3(B)に示す如く、消去管理部 11は、ビットD, とD。にはそのセクタが消去されて 無効のものであることを示す消去可能フラグが記入さ れ、またビットDsとD。はそのセクタが不良セクタで あることを示す不良セクタフラグが記入される。この例 では、信頼性の向上のため、消去可能フラグ及び不良セ クタフラグがそれぞれ2重化されている。そして残りの D₃~D。はリザーブ領域である。

【0022】いま、図3において、セクタm0までにデ ータが記入されているとき、図2の空セクタ管理部4 は、空きセクタの先頭が、セクタm1であることを保持 している。そしてこのフラッシュ・メモリに対してアク セス要求、例えばリードアクセスがあるとき、マイクロ プロセッサ1は、図3 (A) で示したフラッシュ・メモ リ・アレー内のセクタ00から順次各セクタの論理アド レスを検索し、消去管理フラグが立っていないセクタの 論理アドレスがアクセス先のものと一致したものを読み 出してデータを要求先の入出力装置3に送出する。

【0023】そして、書き換えのアクセス要求があった とき、マイクロプロセッサ1は、フラッシュ・メモリ2 よりそのアクセス先の論理アドレスを有するセクタを検 30 出し、その消去管理部11の消去可能フラグD,、D。 を立てる。フラッシュ・メモリには、初期状態が「0」 のものと「1」のものとがあり、初期状態が「0」のも のは「1」に、逆に「1」のものは「0」にすることに より消去可能フラグDァ、D。がオンに立つことにな る。

【0024】それからマイクロプロセッサ1は空セクタ 管理部4から空きセクタの先頭のセクタ、例えばセクタ m1を認識し、その不良セクタフラグD。、D。をアク セスする。不良セクタフラグがオンでなければ、マイク ロプロセッサ1はこのセクタm1の論理アドレス部10 にアクセス先の論理アドレスをデータ部12に新しいデ ータを、誤り検出データ部13に誤り検出データをそれ ぞれ記入し、空セクタ管理部4に次の空セクタはセクタ m2であることを記入する。

【0025】しかし、セクタm1の不良セクタフラグD s、D,のいずれか一方がオンであれば、マイクロプロ セッサ1は今度は次のセクタm2に対して、前記と同様 に書き込み処理を行う。

【0026】前記説明では、マイクロプロセッサ1によ 50 りフラッシュ・メモリをアクセスする例について説明し

5

たが、本発明はこれに限定されるものではなく、勿論プロセッサを使用することもできる。

[0027]


【発明の効果】本発明により、フラッシュ・メモリをセクタ単位で管理して、データの書き換えを可能とすることができるので、安価なフラッシュ・メモリを例えばファイル用に有効利用することができる。

【図面の簡単な説明】

【図1】本発明の原理説明図である。


【図1】

太经明 。原理 図




【図3】

本発明のフラッシュ・メモリ使用状態説明図



(B)



【図2】本発明を実施するためのハードブロック図の1 例である。

【図3】本発明のフラッシュ・メモリの使用状態説明図である。

【符号の説明】

- 1 マイクロプロセッサ
- 2 フラッシュ・メモリ
- 3 入出力装置

【図2】

木発明を実施するためのハードプロック図

